

---

---

## 第 16 章 出力コンペア

---

---

### ハイライト

本章では次のトピックについて説明します。

16.1 はじめに .....	16-2
16.2 出力コンペアのレジスタ .....	16-3
16.3 動作モード .....	16-4
16.4 省電力状態における出力コンペアの動作 .....	16-27
16.5 I/O ピン制御 .....	16-28
16.6 レジスタ マップ .....	16-29
16.7 電氣的仕様 .....	16-30
16.8 設計の秘訣 .....	16-31
16.9 関連するアプリケーションノート .....	16-32
16.10 改版履歴 .....	16-33


## 16.1 はじめに

出力コンペア モジュールは（選択された動作モードにより）選択したタイム ベースの値を1つまたは2つの比較レジスタの値と比較する機能を持っています。更には、比較一致イベントで、単一出力パルスまたは連続パルス出力を生成する能力を持っています。ほとんどの PICmicro® 周辺モジュールのように、比較一致イベントで割り込みを生成する機能も持っています。

特定のデバイスで使用可能なチャンネル数の詳細は、その個別デバイスのデータ シートを参照してください。全ての出力コンペア チャンネルは機能的に同一です。この章では、ピン、レジスタ、またはビット名にある「x」が特定の出力コンペア チャンネルを意味します。

各出力コンペア チャンネルは2つのタイム ベースのうち1つを選択して使用できます。タイム ベースは OCTSEL ビット (OCxCON<3>) を使用して選択できます。各出力コンペア チャンネル数と使用可能な特定のタイマの詳細は個別デバイスのデータ シートを参照してください。使用可能なタイム ベースのタイマ2とタイマ3は非同期モードをサポートしていません。したがって、出力コンペア モジュールは、同期モードでのみしか動作しません。

図 16-1: 出力コンペア ブロック図



## 16.2 出力コンペアのレジスタ

出力コンペア チャンネルごとに次のレジスタを持っています。

- OCxCON: 出力コンペア チャンネル用の制御レジスタ
- OCxR: 出力コンペア チャンネル用のデータ レジスタ
- OCxRS: 出力コンペア チャンネル用の 2 次データ レジスタ

5 つの出力コンペア チャンネル用の制御レジスタは OC1CON から OC5CON の名前が付けられています。5 つ全ての制御レジスタは同一のビット定義をもっています。それらは次の共通レジスタ定義によって示されます。OCxCON の「x」は出力コンペア チャンネル番号を意味します。

**レジスタ 16-1: OCxCON: 出力コンペア x 制御レジスタ**

U-0	U-0	R/W-0	U-0	U-0	U-0	U-0	R/W-0
—	—	OCSIDL	—	—	—	—	—
ビット 15						ビット 8	

U-0	U-0	U-0	R-0, HC	R/W-0	R/W-0	R/W-0	R/W-0
—	—	—	OCFLT	OCTSEL <sup>(1)</sup>	OCM2	OCM1	OCM0
ビット 7						ビット 0	

<b>凡例:</b>	HC = ハードウェアでクリア
R = 読み出し可	W = 書き込み可                      U = 未実装、読むと「0」
-n = POR 後の値	'1' = セット                              '0' = クリア                              x = 不定

ビット 15-14 **未実装:** 読むと「0」

ビット 13 **OCSIDL:** アイドル モード時の出力コンペア x 停止制御ビット  
 1 = 出力コンペア x を CPU アイドル モード時は停止させる  
 0 = 出力コンペア x は CPU アイドル モード時も動作継続とする

ビット 12-5 **未実装:** 読むと「0」

ビット 4 **OCFLT:** PWM フォルト条件ステータス ビット  
 1 = PWM フォルト条件が発生した (HW のみでクリア可)  
 0 = PWM フォルト条件は発生していない (このビットは OCM<2:0> = 111 の場合のみ使用される)

ビット 3 **OCTSEL:** 出力コンペア x 用タイマ選択ビット <sup>(1)</sup>  
 1 = タイマ 3 を出力コンペア x のクロック源とする  
 0 = タイマ 2 を出力コンペア x のクロック源とする

ビット 2-0 **OCM<2:0>:** 出力コンペア x のモード選択ビット  
 111 = PWM モード、OCx に出力、フォルトピン有効  
 110 = PWM モード、OCx に出力、フォルトピン無効  
 101 = OCx ピンの初期値 Low、OCx ピンに連続パルス出力を生成  
 100 = OCx ピンの初期値 Low、OCx ピンに単一パルス出力を生成  
 011 = コンペア イベントごとに OCx ピンを反転  
 010 = OCx ピンの初期値 High、コンペア イベントで OCx ピンを強制的に Low にする  
 001 = OCx ピンの初期値 Low、コンペア イベントで OCx ピンを強制的に High にする  
 000 = 出力コンペア チャンネルを無効とする

**注 1:** 出力コンペア モジュールとして有効な特定のタイム ベースについては、デバイスのデータ シートを参照して下さい。

## 16.3 動作モード

各出力コンペア モジュールは次の動作モードを持っています。

- シングル比較一致モード
- デュアル比較一致モード
  - 単一出力パルス モード
  - 連続出力パルス モード
- 単純パルス幅変調モード
  - フォルト保護入力付き
  - フォルト保護入力なし

**注 1:** ユーザーは新しいモードへ切り替える前に、出力コンペア モジュールをオフ にする (つまり OCM<2:0> (OCxCON<2:0>) をクリア) ことをお勧めします。

**2:** この章では、選択されたタイマソースに関連する SFR に対する参照は 'y' 接尾辞で示されています。例えば、TyCON は選択されたタイマソースのタイマ制御レジスタ、PRy は選択されたタイマソースの周期レジスタです。

### 16.3.1 シングル比較一致モード

制御ビット OCM<2:0> (OCxCON<2:0>) が「001」、「010」、「011」に設定された場合、選択された出力コンペア チャンネルはシングル比較一致モードの3つのうち1つに構成されます。

シングル比較一致モードでは、OCxR レジスタには値がロードされ、選択された増加するタイマ レジスタの TMRy と比較されます。比較一致イベントでは、次のイベントの内1つが発生します。


- 比較一致で OCx ピンを強制的に High にセット、ピンの初期状態は Low。割り込みがシングル比較一致イベント時に発生する
- 比較一致で OCx ピンを強制的に Low にセット、ピンの初期状態は High。割り込みがシングル比較一致イベント時に発生する
- 比較一致で OCx ピンをトグルする。トグル イベントは継続し、割り込みがトグルイベントごとに発生する

## 16.3.1.1 出力を HIGH にするシングル比較一致モード

このモードに出力コンペア モジュールを構成するには、制御ビットを  $OCM<2:0> = 001$  に設定します。更に、 $TMRy$  も有効化する必要があります。いったんこの比較モードが有効化されると、出力ピン  $OCx$  は最初 Low に駆動され、 $TMRy$  と  $OCxR$  レジスタの一致が発生するまで Low のままとなります。図 16-2 を参照すると、いくつか注意すべき重要なタイミングイベントがあります。

- $OCx$  ピンは、 $TMRy$  と  $OCxR$  レジスタの比較一致発生後 1 命令クロック後に High に駆動される。 $OCx$  ピンはモード変更が行われるか、またはモジュールが無効化されるまで High のままとなる
- $TMRy$  は対応する周期レジスタに入っている値までカウントアップし、次の命令クロックで 0000h にリセットされる
- 対応するチャンネル割り込みフラグ  $OCxIF$  は、 $OCx$  ピンが High に駆動された後、2 命令クロック後にセットされる

図 16-2: シングル比較一致モード: 比較一致イベントで  $OCx$  を High にセットする (1,2)




## 16.3.1.2 出力を LOW にするシングル比較一致モード

このモードに出力コンペア モジュールを構成するには、制御ビットを  $OCM\langle 2:0 \rangle = 010$  に設定します。更に  $TMRy$  も有効化する必要があります。いったんこの比較モードが有効化されると、出力ピン  $OCx$  は最初 High に駆動され、タイマと  $OCxR$  レジスタの一致が発生するまで High のままとなります。図 16-3 を参照すると、いくつか注意すべき重要なタイミング イベントがあります。

- $OCx$  ピンは、 $TMRy$  と  $OCxR$  レジスタの比較一致発生後 1 命令クロック後に Low に駆動される。 $OCx$  ピンはモード変更が行われるか、またはモジュールが無効化されるまで Low のままとなる
- $TMRy$  は対応する周期レジスタにハイっている値までカウントアップし、次の命令クロックで 0000h にリセットされる
- 対応するチャンネル割り込みフラグ  $OCxIF$  は  $OCx$  ピンが Low にドライブされた後、2 命令クロック後にセットされる

図 16-3: シングル比較一致モード: 比較一致イベントで  $OCx$  を強制的に Low とする (1,2)



注 1: 「x」は出力コンペアチャンネル番号を示します。「y」はタイムベース番号を示します。

2:  $OCxR$  = 比較レジスタ、 $OCxRS$  = 2 次比較レジスタ


## 16.3.1.3 トグル出力のシングル比較一致モード

このモードに出力コンペア モジュールを構成するには、制御ビットを  $OCM\langle 2:0 \rangle = 011$  に設定します。TMRy も有効化する必要があります。いったんこの比較モードが有効化されると、出力ピン OCx は最初 Low にドライブされ、タイマと OCxR レジスタの一致イベントごとにトグルします。図 16-4 および 図 16-5 を参照すると、いくつか注意すべき重要なタイミングイベントがあります。

- OCx ピンは、TMRy と OCxR レジスタの比較一致発生後 1 命令クロック後にトグルされる。OCx ピンは次のトグルイベントか、モード変更が行われるか、またはモジュールが無効化されるまでこの新しい状態のままとなる
- TMRy は、対応する周期レジスタの内容までカウントアップし、次の命令クロックで 0000h にリセットされる
- 対応するチャンネル割り込みフラグ OCxIF は、OCx ピンがトグルされた後 2 命令クロック後にセットされる

**注：**内部 OCx ピン出力ロジックは、デバイスリセットで論理「0」に設定されます。しかしながら、トグルモードの動作での OCx ピン状態はユーザー ソフトウェアで設定できます。例 16-1 では、トグル動作モードで望む初期 OCx ピン状態に定義するコード例を示しています。


図 16-4: シングル比較一致モード：比較一致イベントで出力がトグル (PRy > OCxR)<sup>(1,2)</sup>



注 1: 「x」は出力コンペアチャンネル番号を示します。「y」はタイムベース番号を示します。

2: OCxR = 比較レジスタ、OCxRS = 2 次比較レジスタ

図 16-5: シングル比較一致モード：比較一致イベントで出力トグル (PRy = OCxR)<sup>(1,2)</sup>



注 1: 「x」は出力コンペアチャンネル番号を示します。「y」はタイムベース番号を示します。

2: OCxR = 比較レジスタ、OCxRS = 2 次比較レジスタ

## 例 16-1: シングル比較一致モード: トグル モードでのピン状態設定

```
// The following code example illustrates how to define the initial
// OC1 pin state for the output compare toggle mode of operation.

// Toggle mode with initial OC1 pin state set low

OC1CON          = 0x0001;    // enable module for OC1 pin low, toggle high
OC1CONbits.OCM1 = 1;        // set module to toggle mode with initial pin
                             // state low

// Toggle mode with initial OC1 pin state set high

OC1CON          = 0x0002;    // enable module for OC1 pin high, toggle low
OC1CONbits.OCM0 = 1;        // set module to toggle mode with initial pin
                             // state high
```

例 16-2 にシングル比較一致モードでトグル出力の構成と、サービス ルーチンの例を示します。

## 例 16-2: シングル比較一致モード: トグル設定と割り込みサービス

```
// The following code example will set the Output Compare 1 module
// for interrupts on the toggle event and select Timer 2 as the clock
// source for the compare time-base. It is assumed that Timer 2
// and Period Register 2 are properly configured. Timer 2 will
// be enabled here.

OC1CON          = 0x0000;    // Turn off Output Compare 1 Module
OC1CON          = 0x0003;    // Load new compare mode to OC1CON
OC1R            = 0x0500;    // Initialize Compare Register1 with 0x0500
IPC0bits.OC1IP0 = 1;        // Setup Output Compare 1 interrupt for
IPC0bits.OC1IP1 = 0;        // desired priority level
IPC0bits.OC1IP2 = 0;        // (this example assigns level 1 priority)
IFS0bits.OC1IF = 0;        // Clear Output Compare 1 interrupt flag
IEC0bits.OC1IE = 1;        // Enable Output Compare 1 interrupts
T2CONbits.TON  = 1;        // Start Timer2 with assumed settings

// Example code for Output Compare 1 ISR:
void __attribute__((__interrupt__)) _OC1Interrupt(void)
{
    IFS0bits.OC1IF = 0;
}
```

## 16.3.1.4 シングル比較一致モードの特別な場合


いくつかの考慮すべき特別な場合について説明します。

$OCxR > PRy$  の場合、つまりコンペア値がタイマカウント値より大きい場合には、コンペアイベントは起きませんし、コンペア出力も初期状態のままです。 $OCxR = PRy$  の場合、つまりコンペア周期がタイマ周期と同じ場合には、コンペア出力は通常機能となります。これをトグルモードと一緒に使うと、図 16-5 に示すように固定周波数の矩形波を生成できます。

モジュールのシングル比較一致モードが有効で、 $OCxR = 0000h$  かつ  $PRy = 0000h$  の場合、つまりタイマカウント周期が無い場合には、コンペア出力は初期状態のままです。

コンペアイベントの後、 $OCxR$  と  $PRy$  レジスタがクリアされると、コンペア出力は前の状態のままとなります。

図 16-6: シングル比較一致モード: 比較一致イベントで出力をトグル ( $PRy > OCxR$ )<sup>(1,2)</sup>



## 16.3.2 デュアル比較一致モード

制御ビットが  $OCM\langle 2:0 \rangle = 100$  または  $101$  ( $OCxCON\langle 2:0 \rangle$ ) の場合、選択された出力コンペアチャンネルは次の2つのデュアル比較一致モードのうち1つに構成されます。

- 単一出力パルス モード
- 連続出力パルス モード

デュアル比較モードでは、モジュールは比較一致イベント用に  $OCxR$  および  $OCxRS$  レジスタの両方を使用します。 $OCxR$  レジスタはカウントアップしているタイマカウント  $TMRy$  と比較され、比較一致イベントの際  $OCx$  ピンのパルス出力を立ち上げます。 $OCxRS$  レジスタは同じカウントアップしているタイマカウント  $TMRy$  と比較され、比較一致イベントの際  $OCx$  ピンのパルス出力を立ち下げます。

### 16.3.2.1 デュアル比較一致モード：シングル出力パルス

出力コンペアモジュールをシングル出力パルスモードに構成するには、制御ビットを  $OCM\langle 2:0 \rangle = 100$  とします。更に  $TMRy$  を選択し有効にする必要があります。いったんこのモードが有効化されると、出力ピン  $OCx$  が Low に駆動され、タイムベースと  $OCxR$  レジスタの一致が発生するまで Low のままとなります。図 16-7 および図 16-9 を参照すると、いくつか注意すべき重要なタイミングイベントがあります。

- $OCx$  ピンは、 $TMRy$  と  $OCxR$  レジスタとの比較一致後、1 命令クロック後に High に駆動される。 $OCx$  ピンは次の一致イベントがタイムベースと  $OCxRS$  レジスタの間で発生するまで High のままとなる。この時、ピンは Low に駆動される。 $OCx$  ピンはモード変更が行われるか、またはモジュールが無効化されるまで Low のままとなる
- $TMRy$  は対応する周期レジスタに入っている値までカウントアップする。そして次の命令クロックで 0000h にリセットされる
- $TMRy$  レジスタの内容が  $OCxRS$  レジスタの内容よりも小さい場合、パルスの立ち下がりエッジは生成されない。 $OCx$  ピンは  $OCxRS \leq PRy$  になるか、モード変更されるか、またはリセット条件が発生するまで High のままとなる
- 対応するチャンネル割り込みフラグ  $OCxIF$  が、 $OCx$  ピンが Low にドライブされた後（単一パルスの立ち下りエッジ）、2 命令クロック後にセットされる

図 16-7 と図 16-8 にデュアル比較一致モードで単一パルスを生成する場合を示します。図 16-9 に  $OCxRS > PRy$  の別のタイミング例を示します。この例では、 $TMRy$  が 4100h までカウントアップする前にリセットされてしまうため、パルスの立下りエッジは生成されません。

図 16-7: 二重一致モード(1,2)




図 16-8: 二重一致モード: 単一出力パルスモード (1,2)





図 16-9: デュアル比較一致モード: シングル出力パルスモード (OCxRS > PRy)<sup>(1,2)</sup>



## 16.3.2.2 単一出力パルス生成の設定

制御ビットの  $OCM\langle 2:0 \rangle$  ( $OCxCON\langle 2:0 \rangle$ ) が「100」に設定された場合、選択された出力コンペアチャンネルは  $OCx$  ピンを Low 状態へ初期化し、単一出力パルスを生成します。

単一出力パルスを生成するためには次の手順が必要です（これらの手順はタイマ源が最初オフされていると想定していますが、これはモジュール動作の要件ではありません）。

1. 命令クロック サイクル タイム時間を決定する。外部クロックからタイマ源への周波数（使用されている場合）およびタイマプリスケアラ設定を考慮に入れる
2.  $TMRy$  開始値 (0000h) から出力パルスの立ち上がりエッジまでの時間を算出する
3. 希望するパルス幅およびパルスの立ち上がりエッジからの時間に基づいて、パルスの立ち下がりエッジへの時間を算出する
4. 上記手順2および3にて算出した値を、比較レジスタ  $OCxR$  および二次比較レジスタ  $OCxRS$  へそれぞれ書き込む
5. タイマ周期レジスタ  $PRy$  に、二次比較レジスタ  $OCxRS$  の値と等しいか大きい値を設定する
6.  $OCM\langle 2:0 \rangle = 100$  に設定し、 $OCTSEL$  ( $OCxCON\langle 3 \rangle$ ) ビットで希望するタイマを指定する。これで  $OCx$  ピンが Low に駆動される
7.  $TON$  ( $TyCON\langle 15 \rangle$ ) ビットを「1」にセットし、 $TMRy$  のカウントを有効にする
8.  $TMRy$  と  $OCxR$  の最初の比較一致で  $OCx$  ピンが High に駆動される
9. カウントアップし続けるタイマ  $TMRy$  が二次比較レジスタ  $OCxRS$  に一致した場合、 $OCx$  ピンがドライブされ2回目のエッジ変化 (High から Low) となる。 $OCx$  ピンはこれ以上パルスドライブされず Low のままとなる。2回目の比較一致イベントで、 $OCxIF$  割り込みフラグビットがセットされ、 $OCxIE$  ビットをセットして有効化されていれば割り込みが発生する。周辺モジュールの割り込みについての詳細は第8章「割り込み」を参照
10. 別の単一パルス出力を開始するには、必要であれば、タイマおよび比較レジスタ設定を変更してから、 $OCM\langle 2:0 \rangle$  ( $OCxCON\langle 2:0 \rangle$ ) ビットを「100」に設定する書き込みを実行する。タイマの無効化および再有効化、そして  $TMRy$  レジスタのクリアは必須ではないが、既知のイベント時間境界からパルスを定義する方が都合がよい

出力コンペアモジュールを出力パルスの立ち下りエッジの後無効化する必要はありません。別のパルスは  $OCxCON$  レジスタに値を再度書き込むことで開始されます。

**注:**  $OCxR$  と  $OCxRS$  間の最小時間差は、プリスケアラが 1:1 の場合  $2T_{cy}$  となります。

例 16-3 に単一出力パルス イベントのコード例を示します。

## 例 16-3: 単一出力パルス モードの設定と割り込みサービス

```
// The following code example will set the Output Compare 1 module
// for interrupts on the single pulse event and select Timer 2
// as the clock source for the compare time-base. It is assumed
// that Timer 2 and Period Register 2 are properly initialized.
// Timer 2 will be enabled here.

OC1CON      = 0x0000; // Turn off Output Compare 1 Module
OC1CON      = 0x0004; // Load new compare mode to OC1CON
OC1R        = 0x3000; // Initialize Compare Register1 with 0x3000
OC1RS       = 0x3003; // Initialize Secondary Compare Register1 with 0x3003
IPC0bits.OC1IP0= 1;   // Setup Output Compare 1 interrupt for
IPC0bits.OC1IP1= 0;   // desired priority level
IPC0bits.OC1IP2= 0;   // (this example assigns level 1 priority)
IFS0bits.OC1IF = 0;   // Clear Output Compare 1 interrupt flag
IEC0bits.OC1IE = 1;   // Enable Output Compare 1 interrupts
T2CONbits.TON = 1;    // Start Timer2 with assumed settings

// Example code for Output Compare 1 ISR:
void __attribute__((__interrupt__)) _OC1Interrupt(void)
{
    IFS0bits.OC1IF = 0;
}
```

## 16.3.2.3 単一出力パルスを生成するデュアル比較一致モードの特別な場合

出力コンペア モジュールには、OCxR、OCxRS、PRy の値の関係によっていくつかの理解する必要のある特別な状態があります。これらの特別な場合を表 16-1 に結果的に生じるモジュールの動作と共に説明しています。


**表 16-1: 単一パルスを生成する デュアル比較一致モードの特別な場合 (1,2)**

SFR 論理関係	特別な状態	動作	OCx の出力
PRy >= OCxRS かつ OCxRS > OCxR	OCxR = 0 TMRy = 0 に初期化	最初の TMRy の 0000h から PRy までのカウント繰り返しでは、OCx ピンは Low のままで、パルスは生成されません。TMRy のゼロへのリセット (周期一致) 後の OCxR との一致によって OCx ピンが High になる。次の TMRy と OCxRS の一致で OCx ピンが Low になりそのままとなる。OCxIF ビットが 2 回目の比較でセットされる。2 通りの初期状態が考えられる a) TMRy = 0 に初期化かつ OCxR >= 1 に設定 b) TMRy = PRy (PRy > 0) に初期化かつ OCxR = 0 に設定 (図 16-10 参照)	PRy レジスタに設定された値によってパルスは遅延され、設定に依存する
PRy >= OCxR かつ OCxR >= OCxRS	OCxR >= 1 かつ PRy >= 1	TMRy は OCxR までカウントし、比較一致イベントで (つまり TMRy = OCxR)、OCx ピンは High 状態に駆動される。TMRy はそれからカウントを継続し、最終的には周期一致で (つまり PRy = TMRy) リセットされる。タイマは 0000h から再スタートし、OCxRS までカウントすると比較一致イベント (つまり TMRy = OCxRS) で、OCx ピンは Low 状態にドライブされる。OCxIF ビットは二度目の比較一致でセットされる	パルス
OCxRS > PRy かつ PRy >= OCxR	なし	OCx ピンは立ち上がりエッジのみ生成される。OCxIF はセットされない	立ち上がりエッジ / High への遷移
OCxR = OCxRS = PRy = 0000h	なし	出力は Low に初期化されそのまま。OCxIF はセットされない	Low のまま
OCxR > PRy	なし	サポートされていないモード、タイマは一致条件前にリセットされる	Low のまま

注 1: ここで考慮された全ての場合で、TMRy レジスタは 0000h に初期化されていると想定します。

2: OCxR = 比較レジスタ、OCxRS = 二次比較レジスタ、TMRy = タイマ y カウンタ レジスタ、PRy = タイマ y 周期レジスタ。

図 16-10: 二重比較一致モード: 単一出力パルスモード (OCxR = 0000h, OCxRS = PRy)<sup>(1,2)</sup>



## 16.3.2.4 デュアル比較一致モード：連続出力パルス

このモードに出力コンペア モジュールを構成するには、制御ビットを  $OCM<2:0> = 101$  に設定します。更に  $TMRy$  を選択して有効にする必要があります。いったんこのモードが有効化されると、出力ピン  $OCx$  は最初 Low に駆動され、 $TMRy$  と  $OCxR$  レジスタの一致が発生するまで Low のままです。図 16-11 および図 16-13 を参照すると、いくつか注意すべき重要なタイミング イベントがあります。

- $OCx$  ピンは、 $TMRy$  と  $OCxR$  レジスタとの比較一致発生後、1 命令クロックで High に駆動される。 $OCx$  ピンはタイム ベースと  $OCxRS$  レジスタの次の一致が発生するまで High のままで、一致した時ピンは Low に駆動される。Low から High、High から Low というパルス生成シーケンスはこの後ユーザーが介入しなくても継続して  $OCx$  ピンに出力される
- 連続パルスは、モード変更か、またはモジュールが無効化されるまで  $OCx$  ピンに出力される
- $TMRy$  は対応する周期レジスタに入っている値までカウントアップし、次の命令クロックで 0000h にリセットされる
- $TMRy$  周期レジスタ値が  $OCxRS$  レジスタ値よりも小さい場合、立ち下りエッジは発生しない。 $OCx$  ピンは  $OCxRS \leq PRy$  になるか、モード変更されるか、デバイスがリセットされるまで High のままとなる
- 対応するチャンネル割り込みフラグ  $OCxIF$  は、 $OCx$  ピンが Low に駆動された後（単一パルスの立ち下りエッジ）、2 命令クロック後にセットされる

図 16-11 と 図 16-12 は、デュアル比較一致モードで連続パルスを生成する場合を示しています。図 16-13 は、 $OCxRS > PRy$  の場合の別のタイミングを示しています。この例では、タイマが  $OCxRS$  の内容までカウントアップする前にリセットされるため立ち下りエッジは生成されません。

図 16-11: デュアル比較一致モード：連続出力パルス モードの場合 ( $PRy = OCxRS$ )<sup>(1,2)</sup>




図 16-12: デュアル比較一致モード: 連続出力パルス モードの場合 (1,2)





図 16-13: デュアル比較一致モード: 連続出力パルス モードの場合 (PRy < OCxRS) (1,2)



## 16.3.2.5 連続出力パルス生成の設定手順

制御ビット OCxM<2:0> (OCxCON<2:0>) を「101」に設定した場合、選択された出力コンペアチャンネルは OCx ピンを Low 状態へ初期化し、比較一致イベントごとに出力パルスを生成します。

ユーザーが連続する出力パルス ストリームを生成するようにモジュールを構成するには次の手順が必要です (これらの手順はタイマ源が最初オフにされていると想定していますが、これはモジュール動作の要件ではありません)。

1. 命令クロック サイクル時間を決定する。外部クロックからタイマ源への周波数 (使用されている場合) およびタイマプリスケアラ設定を考慮に入れる
2. TMRy 開始値 (0000h) から出力パルスの立ち上がりエッジまでの時間を算出する
3. 希望するパルス幅とパルスの立ち上がりエッジへの時間に基づいて、パルスの立ち下がりエッジまでの時間を算出する
4. 上記手順 2 および 3 にて算出した値を比較レジスタ OCxR および二次比較レジスタ OCxRS へそれぞれ書き込む
5. タイマ周期レジスタ PRy に二次比較レジスタ OCxRS に等しいか大きい値に設定する
6. OCM<2:0> = 101 にセットし OCTSEL (OCxCON<3>) ビットを望むタイマとする。OCx ピンはここで Low に駆動される
7. TON (TyCON<15>) ビットを「1」に設定して TMRy を有効化する
8. TMRy と OCxR の最初の一致で OCx ピンは High にドライブされる
9. 次に比較タイム ベース TMRy が 2 次比較レジスタ OCxRS レジスタと一致すると、2 回目のパルスの遷移 (High から Low) が OCx に出力される
10. 2 回目の比較一致イベントで OCxIF 割り込みフラグ ビットがセットされる
11. TMRy と対応する周期レジスタの値が一致すると、TMRy レジスタは 0000h にリセットされ、カウントを再開する
12. 手順 8 から 11 を繰り返すことで連続パルスが永久に生成される。OCxIF フラグは OCxRS-TMRy 比較一致イベントごとにセットされる

注: OCxR と OCxRS の最小時間差はプリスケアラは 1:1 のとき 2 Tcy です。

例 16-4 に連続出力パルス イベントの構成とするコード例を示します。

### 例 16-4: 連続出力パルスの設定と割り込みサービス

```
// The following code example will set the Output Compare 1 module
// for interrupts on the continuous pulse event and select Timer 2
// as the clock source for the compare time-base. It is assumed
// that Timer 2 and Period Register 2 are properly initialized.
// Timer 2 will be enabled here.

OC1CON          = 0x0000; // Turn off Output Compare 1 Module
OC1CONbits.OCM = 0x0005; // Load new compare mode to OC1CON
OC1R            = 0x3000; // Initialize Compare Register1 with 0x3000
OC1RS          = 0x3003; // Initialize Secondary Compare Register1 with 0x3003
IPC0bits.OC1IP0 = 1;     // Setup Output Compare 1 interrupt for
IPC0bits.OC1IP1 = 0;     // desired priority level
IPC0bits.OC1IP2 = 0;     // (this example assigns level 1 priority)
IFS0bits.OC1IF = 0;     // Clear Output Compare 1 interrupt flag
IEC0bits.OC1IE = 1;     // Enable Output Compare 1 interrupts
T2CONbits.TON  = 1;     // Start Timer2 with assumed settings

// Example code for Output Compare 1 ISR:
void __attribute__((__interrupt__)) _OC1Interrupt(void)
{
    IFS0bits.OC1IF = 0;
}
```

## 16.3.2.6 連続出力パルスを生成するデュアル比較一致モードの特別な場合

OCxR、OCxRS、および PRy 値の関係により、出力比較モジュールが想定した結果を生成しないことがあります。これらの特別な場合を表 16-2 に結果的に生じるモジュールの動作と共に説明しています。


表 16-2: 連続出力パルスを生成するデュアル比較一致モードの特別な場合 (1,2)

SFR 論理関係	特別な条件	動作	OCx の出力
PRy ≥ OCxRS かつ OCxRS > OCxR	OCxR = 0 かつ TMRy = 0 に初期化	TMRy の 0000h から PRy までのカウントの最初の繰り返しでは、OCx ピンは Low のままとなりパルスは生成されません。TMRy がゼロへとリセットされた後 (周期一致)、OCx ピンは High になる。次の TMRy と OCxRS の一致の際に、OCx ピンは Low になる。OCxR = 0 かつ PRy = OCxRS の場合は、ピンは 1 クロックサイクル間は Low で、それから次の TMRy から OCxRS の一致まで High に駆動される。OCxIF ビットは二回目の比較一致でセットされる。 考慮が必要な別の 2 つの選択可能な初期条件がある a) TMRy = 0 で初期化しかつ OCxR ≥ 1 にセット b) TMRy = PRy (PRy > 0) で初期化しかつ OCxR = 0 にセット (図 16-14 参照)。	PRy レジスタに設定された値によって最初だけ遅延された連続パルス、設定に依存する
PRy ≥ OCxR かつ OCxR ≥ OCxRS	OCxR ≥ 1 かつ PRy ≥ 1	TMRy が OCxR までカウントし、比較一致イベントで (つまり TMRy = OCxR)、OCx ピンは High 状態に駆動される。TMRy はさらにカウントを継続し、最終的には周期一致で (つまり PRy = TMRy) リセットされる。タイマは 0000h から再スタートして OCxRS までカウントする。それから比較一致イベント (つまり TMRy = OCxR) で OCx ピンは Low 状態に駆動される。OCxIF ビットは二度目の比較一致でセットされる	連続パルス
OCxRS > PRy かつ PRy ≥ OCxR	なし	OCxRS レジスタの内容が周期レジスタ内容 (PRy) より少ないか等しい値へ変更されるまで OCx ピンは 1 回だけ遷移される。OCxIF はそれまでセットされない	立ち上がりエッジ / High への遷移
OCxR = OCxRS = PRy = 0000h	なし	出力は Low に初期化されそのまま。OCxIF はセットされない	Low のまま
OCxR > PRy	なし	サポートされていないモード、タイマは一致条件前にリセットされる	Low のまま

注 1: ここで考慮された全ての場合で、TMRy レジスタは 0000h に初期化されていると想定します。

注 2: OCxR = 比較レジスタ、OCxRS = 二次比較レジスタ、TMRy = タイマ y カウンタ、PRy = タイマ y 周期レジスタ。

図 16-14: デュアル比較一致モード: 連続出力パルス モード (OCxR = 0x0000, OCxRS = PRy)<sup>(1,2)</sup>



## 16.3.3 単純パルス幅変調モード

制御ビット  $OCM<2:0>$  ( $OCxCON<2:0>$ ) が「110」または「111」に設定された場合、選択された出力コンペアチャンネルは単純 PWM (パルス幅変調) モードの動作に構成されます。次の 2 つの PWM モードが使用できます。

- フォルト保護入力なしの PWM
- フォルト保護入力付き PWM

OCFA または OCFB フォルト入力ピンは 2 つ目の PWM モードに使用されます。このモードでは、OCFx ピン入力に非同期で論理「0」が入力されると選択された PWM チャンネルの動作を停止します (16.3.3.1 章「フォルト保護入力ピン付き PWM」参照)。

PWM モードでは、OCxR レジスタは読み取り専用のスレーブデューティレジスタとなり、OCxRS がユーザーによって PWM デューティサイクルの更新用に書き込まれるバッファレジスタとなります。タイマと周期ドレジスタの一致イベント (PWM ペリオドの終端) ごとに次のイベントが発生します。


1. TMRy はゼロにリセットされカウントを再開する
  2. OCxRS = 0 でなければ OCx がセットされる
  3. デューティサイクル値が OCxRS から OCxR へ転送される
  4. TMRy と OCxR の一致で TyIF がセットされ、OCx が Low にドライブされる
- 出力コンペア モジュールを PWM 動作に構成するには、以下の手順が必要です。

1. 選択した周期レジスタ (PRy) へ書き込むことで PWM 周期を設定する
2. OCxRS レジスタへ書き込むことで PWM デューティサイクルを設定する
3. 最初のデューティサイクルを OCxR レジスタに書き込む
4. 必要であればタイマと出力コンペア モジュールの割り込みを有効とする。PWM フォルトピンを使う時には、出力コンペア の割り込みが必要
5. 出力コンペア モードビット  $OCM<2:0>$  ( $OCxCON<2:0>$ ) に書き込むことで、出力コンペア モジュールを 2 つの PWM 動作モードのいずれかに構成する
6. TMRy プリスケアラ値を設定し、TON ( $TxCON<15>$ ) = 1 としてタイム ベースを有効とする。

**注:** OCxR レジスタは、出力コンペア モジュールが最初に有効化される前に初期化する必要があります。OCxR レジスタはモジュールが PWM モードで動作する場合、読み取り専用デューティサイクルレジスタになります。OCxR に保持された値は、最初の PWM ペリオドの PWM デューティ値となります。デューティサイクルバッファレジスタ OCxRS の内容はタイマ周期一致が発生するまで OCxR へは転送されません。

PWM 出力波形の例を図 16-15 に示します。

図 16-15: PWM 出力波形



## 16.3.3.1 フォルト保護入力ピン付き PWM

出力コンペア モード ビット OCM<2:0> (OCxCON<2:0>) が「111」に設定された場合、選択された出力コンペア チャネルは PWM 動作モードに構成されます。16.3.3 章「単純パルス幅変調モード」で説明される全ての機能にフォルト保護入力付きが適用されます。

フォルト保護は OCFA および OCFB ピンにより提供されます。OCFB ピンが出力コンペア チャネルの 5 に関連している一方で、OCFA ピンは出力コンペア チャネルの 1 から 4 に関連しています。

論理「0」が OCFA/OCFB ピンで検出された場合、選択された PWM 出力ピンはハイ インピーダンス状態にされます。ユーザーはフォルト条件が発生した場合、望む状態を提供するために PWM ピンをプル ダウンかプル アップ抵抗のいずれかを選択することができます。PWM 出力の停止は即時のもので、デバイスのクロックには関係していません。この状態は以下の状態まで続きます。

- 外部フォルト条件がなくなり、かつ
- 対応するモード ビット OCM<2:0> (OCxCON<2:0>) に書き込むことで PWM モードを再度有効化する

フォルト条件の結果、対応する割り込みフラグ OCxIF ビットがセットされ、割り込みが有効化されていれば割り込みを発生します。フォルト条件の検出の際、OCFLT ビット (OCxCON<4>) が High にセットされます (論理「1」)。このビットは読み取り専用ビットで、外部フォルト条件が取り除かれ、かつ適切なモード ビット OCM<2:0> (OCxCON<2:0>) がセットされて PWM モードが再度有効化されるとクリアされます。

**注：**外部フォルト ピンの使用が有効化されると、デバイスがスリープまたはアイドルモードにある間も、OCx 出力ピンを制御し続けます。

## 16.3.3.2 PWM 周期

PWM 周期は PRy、TMRy 周期レジスタへの書き込みにより指定されます。PWM 周期は以下の式を使用して算出可能です：

### 式 16-1: PWM 周期の計算<sup>(1)</sup>

$$\text{PWM 周期} = [(\text{PRy}) + 1] \cdot \text{Tcy} \cdot (\text{TMRy プリスケアラ値})$$

$$\text{PWM 周波数} = 1/[\text{PWM 周期}]$$

**注 1:** Tcy = 2/Fosc に基づき、ダズモードと PLL は無効とします。

**注：**PRy 値が N なら N+1 タイム ベース サイクルの PWM 周期を生成します。例えば、PRy レジスタに書き込まれた 7 の値は 8 つのタイム ベース サイクルを含む周期を生成します。

## 16.3.3.3 PWM デューティ サイクル

PWM デューティ サイクルは OCxRS レジスタに書き込むことで指定されます。OCxRS レジスタはいつでも書き込みが可能ですが、PRy と TMRy の一致発生まで (つまり、周期の完了) デューティ サイクル値は OCxR ヘラッチされません。これにより、PWM デューティ サイクルにダブルバッファを提供し、グリッチのない PWM 動作を実現します。PWM モードでは OCxR は読み取り専用レジスタです。

PWM デューティには次のようないくつかの重要境界パラメータがあります。

- デューティ サイクル レジスタ OCxR に 0000h がロードされた場合、OCx ピンは Low のままとなる (0% デューティ サイクル)
- OCxR が PRy (タイマ周期レジスタ) より大きい場合、ピンは High のままとなる (100% デューティ サイクル)
- OCxR が PRy に等しい場合、OCx ピンは 1 タイム ベース カウント間だけ Low になり、その他のカウント値の間は High となる

図 16-16 に PWM モードのタイミング詳細を示します。表 16-3 と表 16-4 にデバイスを 4 または 16MIPS で動作させたときの、PWM 周波数と分解能の例を示します。

## 式 16-2: 最高 PWM 分解能の計算<sup>(1)</sup>


$$\text{最高 PWM 分解能 (ビット)} = \frac{\log_{10}\left(\frac{F_{CY}}{F_{PWM} \cdot (\text{タイマプリスケール値})}\right)}{\log_{10}(2)} \text{ ビット}$$

注 1:  $T_{CY} = 2/F_{OSC}$  に基づき、ダブモードと PLL は無効とします。

## 例 16-5: PWM 周期とデューティサイクルの計算

- 望む PWM 周波数 52.08 kHz を得るための周期レジスタ値を求める。ここで  $F_{OSC} = 8 \text{ MHz}$  で PLL 付き (32 MHz デバイスクロック周波数) でタイマ 2 プリスケール値は 1:1 とする。  
 $T_{CY} = 2/F_{OSC} = 62.5 \text{ ns}$   
 PWM 周期 =  $1/\text{PWM 周波数} = 1/52.08 \text{ kHz} = 19.2 \text{ s}$   
 PWM 周期 =  $(PR2 + 1) * T_{CY} * (\text{タイマ 2 プリスケール値})$   
 $19.2 \text{ s} = (PR2 + 1) * 62.5 \text{ ns} * 1$   
 $PR2 = 306$

図 16-16: PWM 出力 タイミング<sup>(1,2)</sup>



注 1: 「x」は出力コンペアチャンネル番号を示します。「y」はタイムベース番号を示します。

2: OCxR = 比較レジスタ、OCxRS = 2 次比較レジスタ

表 16-3: PWM 周波数と分解能の例 4 MIPS ( $F_{CY} = 4 \text{ MHz}$ ) の場合<sup>(1)</sup>

PWM 周波数	7.6 Hz	61 Hz	122 Hz	977 Hz	3.9 kHz	31.3 kHz	125 kHz
タイマプリスケール分周比	8	1	1	1	1	1	1
周期レジスタ値	FFFFh	FFFFh	7FFFh	0FFFh	03FFh	007Fh	001Fh
分解能 (ビット)	16	16	15	12	10	7	5

注 1:  $T_{CY} = 2/F_{OSC}$  に基づき、ダブモードと PLL は無効とする。

表 16-4: PWM 周波数と分解能の例 16 MIPS ( $F_{CY} = 16 \text{ MHz}$ ) の場合<sup>(1)</sup>

PWM Frequency	30.5 Hz	244 Hz	488 Hz	3.9 kHz	15.6 kHz	125 kHz	500 kHz
タイマプリスケール分周比	8	1	1	1	1	1	1
周期レジスタ値	FFFFh	FFFFh	7FFFh	0FFFh	03FFh	007Fh	001Fh
分解能 (ビット)	16	16	15	12	10	7	5

注 1:  $T_{CY} = 2/F_{OSC}$  に基づき、ダブモードと PLL は無効とする。

## 16.3.3.4 単純 PWM モードの初期化

1.  $OCxM\langle 2:0 \rangle = 110$  または  $111$  として単純 PWM モードが有効化されたとき、 $OCxR = 0000h$  であればピン状態は Low に駆動されます。 $OCxR$  がゼロでなければピンは High にセットされます。タイマを有効化すると正常動作となります (図 16-17 と図 16-18 参照)。
2.  $OCxR$  がゼロでなく、ピン状態が High にセットされた場合は、デューティ サイクルとタイマの最初の一致で Low に駆動されます。その後、ピンはタイマと周期レジスタの一致が起きるまで Low のままとなります (図 16-18 参照)。

図 16-17: 単純 PWM モード: Low に初期化 (1,2)





図 16-18: 単純 PWM モード: High に初期化 (1,2)



例 16-6 に PWM モード動作の場合の構成と割り込みサービスの例を示します。s

**例 16-6: 単純 PWM モード: パルス 設定と割り込みサービス**

```
// The following code example will set the Output Compare 1 module
// for PWM mode w/o FAULT pin enabled, a 50% duty cycle and a
// PWM frequency of 52.08 kHz at Fosc = 8 MHz. Timer 2 is selected as
// the clock for the PWM time base and Timer2 interrupts
// are enabled.


OC1CON= 0x0000;// Turn off Output Compare 1 Module
OC1R= 0x0026; // Initialize Compare Register1 with 0x0026
OC1RS= 0x0026; // Initialize Secondary Compare Register1 with 0x0026
OC1CON= 0x0006;// Load new compare mode to OC1CON
PR2 = 0x004C; // Initialize PR2 with 0x004C
IPC1bits.T2IP= 1;// Setup Output Compare 1 interrupt for
IFS0bits.T2IF= 0;// Clear Output Compare 1 interrupt flag
IEC0bits.T2IE= 1;// Enable Output Compare 1 interrupts
T2CONbits.TON= 1;// Start Timer2 with assumed settings

// Example code for Timer2 ISR:
void __attribute__((__interrupt__)) _T2Interrupt(void)
{
    IFS0bits.T2IF= 0;
}
```

16.3.3.5 単純 PWM モードの特別な比較条件

1. OCxR と PWM 周期レジスタが 0000h に等しい場合、ピンは Low にセットされる
2. OCxR がゼロに等しく、PWM 周期レジスタがゼロでない場合、ピンは Low にセットされる (図 16-19 参照)
3. OCxR が PWM 周期レジスタより大きい場合、ピンは High のままとなる (図 16-20 参照)
4. 両方 (OCxR と PRy) がゼロでない値の場合、ピンは 1 タイマクロック サイクル以内の Low の後、直ぐに High にセットされる (図 16-21 参照)

**図 16-19: PWM 出力タイミング (0% デューティ サイクル、OCxR = 0000h)<sup>(1,2)</sup>**



注 1: 「x」は出力コンペアチャンネル番号を示します。「y」はタイムベース番号を示します。

2: OCxR = 比較レジスタ、OCxRS = 2 次比較レジスタ

図 16-20: PWM 出力タイミング (100% デューティ サイクル、 $OCxR > PRy$ )<sup>(1,2)</sup>





図 16-21: PWM 出力タイミング ( $OCxR = PRy$ )<sup>(1,2)</sup>



## 16.4 省電力状態における出力コンペアの動作

## 16.4.1 スリープモード中の出力コンペアの動作

デバイスがスリープモードに入った場合、システムクロックは無効化されます。出力コンペアチャンネルは、スリープの間はピンをスリープに入る前にドライブされていたのと同じアクティブ状態に駆動します。モジュールはそれからこの状態で停止します。

例えば、ピンが High のとき、CPU がスリープ状態に入った場合、ピンは High のままとなります。同様に、ピンが Low のとき、CPU がスリープ状態に入った場合、ピンは Low のままとなります。いずれでもウェイクアップした場合には、出力コンペアモジュールは動作を再開します。

## 16.4.2 スリープ中の PWM フォルトモード

モジュールが PWM フォルトモード中は、フォルト回路の非同期部分はアクティブのままです。フォルト検出したとき、OCx ピンはトライステートとなります。OCFL ビットがセットされます。このフォルト発生では割り込みは発生しませんが、割り込み待ちとなりウェイクアップしたとき割り込みが発生します。

## 16.4.3 アイドルモード中の出力コンペア動作

デバイスがアイドルモードに入った場合、システムクロックは有効なままで CPU はコード実行を停止します。OCSIDL ビット (OCxCON<13>) は、出力キャプチャモジュールがアイドルモードで停止するか、またはアイドルモードでも動作を継続するかを選択します。

- OCSIDL = 1 なら、モジュールはアイドルモード中は動作停止する。モジュールがアイドルで停止モード (OCSIDL = 1) の場合は、スリープモードと同じ動作となる
- OCSIDL = 0 なら、モジュールはアイドル中も動作を継続する。出力コンペアチャンネルは OCSIDL ビットが論理「0」なら CPU がアイドル中も動作する。さらに、タイムベースも対応する TSIDL ビットを論理「0」にして有効にしておく必要があります。

注：外部フォルトピンの使用が有効化されている場合、デバイスがスリープまたはアイドルモードにいる間、関連 OCx 出力ピンを制御し続けます。

## 16.4.4 ダズモード

ダズモードのときの出力コンペア動作は、通常モードと同じです。デバイスがダズモードに入ると、システムクロック源は機能し続け、CPU は遅いクロックレートで動作します。詳細は第 10 章「省電力機能」を参照して下さい。

## 16.4.5 選択式の周辺モジュール制御

周辺モジュール無効化 (PMD) レジスタは、供給されるすべてのクロック源の供給を停止することで、出力コンペアモジュールを無効化する手段を提供します。対応する PMD 制御ビットによりモジュールが無効化されると、最小の消費電力状態となります。モジュールに関連する制御とステータスレジスタも無効化されるので、これらのレジスタへ書き込んでもなんら効果を生じさせませんし、読み出した値は無効値かゼロを返します。

詳細は第 10 章「省電力機能」を参照して下さい。

## 16.5 I/O ピン制御

出力コンペア モジュールが有効化された場合、I/O ピンの方向はコンペア モジュールによって制御されます。コンペア モジュールが無効化された場合、対応する LAT および TRIS 制御ビットへ I/O ピン制御を戻します。

フォールト保護入力モードの単純 PWM が有効化された場合、OCFx フォルト ピンは対応する TRIS ビットをセットして入力に設定する必要があります。この特別な PWM モードに設定しても OCFx フォルト ピンは入力として自動設定されません。

**表 16-5: 出力コンペア モジュール 1 ~ 5 に関連するピン**

ピン名称	ピンタイプ	説明
OC1	O	出力コンペア /PWM チャンネル 1
OC2	O	出力コンペア /PWM チャンネル 2
OC3	O	出力コンペア /PWM チャンネル 3
OC4	O	出力コンペア /PWM チャンネル 4
OC5	O	出力コンペア /PWM チャンネル 5
OCFA	I	PWM フォルト保護 A 入力 (チャンネル 1 ~ 4 用)
OCFB	I	PWM フォルト保護 B 入力 (チャンネル 5 用)

凡例: I = 入力、O = 出力

## 16.6 レジスタ マップ

PIC24F の出力コンペア モジュールに関連するレジスタのまとめを表 16-6、表 16-7、表 16-8 に示します。

**表 16-6: 出力コンペア レジスタ マップ**

ファイル名	ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8	ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0	リセット時
OCxRS	出力コンペア x 用 2 次レジスタ																xxxx
OCxR	出力コンペア x 用レジスタ																xxxx
OCxCON	—	—	OCSIDL	—	—	—	—	—	—	—	—	OCFLT	OCTSEL	OCM2	OCM1	OCM0	0000

凡例: x = リセット時の値は不定、— = 未実装、読むと「0」。リセット時の値は 16 進数表記。

**表 16-7: タイマ レジスタ マップ**

ファイル名	ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8	ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0	リセット時
TMR2	タイマ 2 レジスタ																xxxx
TMR3	タイマ 3 レジスタ																xxxx
PR2	周期レジスタ 2																FFFF
PR3	周期レジスタ 3																FFFF
T2CON	TON	—	TSIDL	—	—	—	—	—	—	TGATE	TCKPS1	TCKPS0	T32	—	TCS	—	0000
T3CON	TON	—	TSIDL	—	—	—	—	—	—	TGATE	TCKPS1	TCKPS0	—	—	TCS	—	0000

凡例: x = リセット時の値は不定、— = 未実装、読むと「0」。リセット時の値は 16 進数表記。

**表 16-8: 割り込み制御レジスタ マップ**

ファイル名	ビット 15	ビット 14	ビット 13	ビット 12	ビット 11	ビット 10	ビット 9	ビット 8	ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0	リセット時
IFS0	—	—	AD1IF	U1TXIF	U1RXIF	SPI1IF	SPF1IF	T3IF	T2IF	OC2IF	IC2IF	—	T1IF	OC1IF	IC1IF	INT0IF	0000
IFS1	U2TXIF	U2RXIF	INT2IF	T5IF	T4IF	OC4IF	OC3IF	—	—	—	—	INT1IF	CNIF	CMIF	MI2C1IF	SI2C1IF	0000
IFS2	—	—	PMPIF	—	—	—	OC5IF	—	IC5IF	IC4IF	IC3IF	—	—	—	SPI2IF	SPF2IF	0000
IEC0	---	---	AD1IE	U1TXIE	U1RXIE	SPI1IE	SPF1IE	T3IE	T2IE	OC2IE	IC2IE	---	T1IE	OC1IE	IC1IE	INT0IE	0000
IEC1	U2TXIE	U2RXIE	INT2IE	T5IE	T4IE	OC4IE	OC3IE	—	—	—	—	INT1IE	CNIE	CMIE	MI2C1IE	SI2C1IE	0000
IEC2	—	—	PMPIE	—	—	—	OC5IE	—	IC5IE	IC4IE	IC3IE	—	—	—	SPI2IE	SPF2IE	0000
IPC0	—	T1IP2	T1IP1	T1IP0	—	OC1IP2	OC1IP1	OC1IP0	—	IC1IP2	IC1IP1	IC1IP0	—	INT0IP2	INT0IP1	INT0IP0	4444
IPC1	—	T2IP2	T2IP1	T2IP0	—	OC2IP2	OC2IP1	OC2IP0	—	IC2IP2	IC2IP1	IC2IP0	—	—	—	—	4440
IPC6	—	T4IP2	T4IP1	T4IP0	—	OC4IP2	OC4IP1	OC4IP0	—	OC3IP2	OC3IP1	OC3IP0	—	—	—	—	4440
IPC9	—	IC5IP2	IC5IP1	IC5IP0	—	IC4IP2	IC4IP1	IC4IP0	—	IC3IP2	IC3IP1	IC3IP0	—	—	—	—	4440
IPC10	—	—	—	—	—	—	—	—	—	OC5IP2	OC5IP1	OC5IP0	—	—	—	—	0040

凡例: — = 未実装、読むと「0」。リセット時の値は 16 進数表記。

## 16.7 電氣的仕様

### 16.7.1 AC 特性

図 16-22: 出力コンペア タイミング




表 16-9: 出力キャプチャ

パラメータ No.	記号	特性	Min	Max	単位	条件
OC11	TccR	OC1 出力立ち上がり時間	—	10	ns	
			—	—	ns	
OC10	TccF	OC1 出力立下り時間	—	10	ns	
			—	—	ns	

図 16-23: PWM モジュール タイミング要求




表 16-10: PWM タイミング要求

パラメータ No.	記号	特性	Min	Typ†	Max	単位	条件
OC15	TfD	フォルト入力から PWM I/O 変更まで	—	—	25	ns	V <sub>DD</sub> = 3.0V, -40°C ~ +85°C
OC20	TfH	フォルト入力パルス幅	50	—	—	ns	V <sub>DD</sub> = 3.0V, -40°C ~ +85°C

† 特に記載なければ「Typ」欄のデータ値は 5V、25°C のときの値です。これらのパラメータは設計ガイド用のみで未テストです。

### 16.8 設計の秘訣

**質問 1: OCSIDL ビットをセットしていないのに出力コンペア ピンが機能停止してしまうのはなぜですか？**

**回答:** これは多くの場合対応するタイマ源の TSIDL ビット (TxCON<13>) がセットされているためです。したがって、PWRSAV 命令を実行したとき、タイマがアイドルモードに入っているためです。

**質問 2: 出力コンペア モジュール用として 32 ビット モードに構成したタイム ベースを選択できますか？**

**回答:** いいえ。タイマを出力コンペア モジュール用として使う場合は、T32 ビット (TxCON<3>) はクリアして下さい。

## 16.9 関連するアプリケーションノート

ここでは、マニュアルのこの章に関連するアプリケーションノートをリストアップします。これらのアプリケーションノートは、特に PIC24F デバイス ファミリ専用ではありませんが、その概念は共通であり、変更、あるいは制限事項を考慮に入れて使用できます。現在、出力コンペア モジュールに関連するアプリケーションノートは次の通りです。

タイトル	アプリケーション ノート #
An I <sup>2</sup> C™ Network Protocol for Environmental Monitoring	AN736
Using the CCP Module(s)	AN594
Yet Another Clocking Featuring the PIC16C924	AN649
Using PWM to Generate Analog Output	AN538
Low-Cost Bidirectional Brushed DC Motor Control Using the PIC16F684	AN893
Speed Control of 3-Phase Induction Motor Using PIC18 Microcontrollers	AN843

**注：** PIC24F ファミリ デバイスに関するその他のアプリケーション ノートやコード例についてはマイクロチップ ウェブ サイト ([www.microchip.com](http://www.microchip.com)) をご覧下さい。

### 16.10 改版履歴

#### リビジョン A (2006 年 4 月)

本文書の初版リリース。

ノート: